2023年度 コンピュータアーキテクチャI 後期中間試験

学籍番号：＿＿＿＿＿＿＿＿ 氏名：＿＿＿＿＿＿＿＿＿＿ 点数：＿＿＿＿＿＿

1. 以下の空欄に当てはまる単語や数値を付録の表aから番号を選び，表1の回答欄に答えよ.
   - ノイマン型コンピュータの特徴は（1）方式，（2）方式，（3）方式である.
   - 半導体集積回路の集積率は1年半～2年で2倍になると予想されている．この法則を(4)の法則という.
   - メモリ上のあるデータにアクセスするための番号を（5）と呼び， 1ビットの記憶を行うものを（6）と呼ぶ.
   - DRAMは（7）と（8）で構成される．SRAMと比較するしたとき，容量は（9）であるが，（10）を必要とする.
   - 命令サイクルは基本的に（11），（12），（13），（14）の順で行う
   - プログラムのある部分を切り出したもの（15）という．基本は呼び出しの時に（16）を持って（15）の場所へ（17）し，戻るときは（18）を持って元の場所へ（17）する.
   - サブルーチン呼び出しの際，レジスタの値を待避するために利用するデータ構造を（19）と呼び，その一番上のアドレスを（20）と呼ぶ.

表1

(1)	(2)	(3)	(4)	(5)
(6)	(7)	(8)	(9)	(10)
(11)	(12)	(13)	(14)	(15)
(16)	(17)	(18)	(19)	(20)

2. 図1に示すR形の命令について，命令セット数を128，レジスタ数を32として，命令の各フィールドのビット数を求めたとき，op，rs，auxのビット数を答えよ.

7 5 5 5

R形	op	rs	rt	rd	aux

図1

5+7 22

op：＿7＿＿＿＿＿＿，rs：＿5＿＿＿＿＿＿，aux：＿10＿＿＿＿＿＿

op: $\log_2(128)$

$=7$

3. 以下の各問についてアセンブリ言語を以下の回答欄に作成せよ．なお，今回使用できるレジスタや命令リストは付録表b，cに示す．

(1) レジスタr2，r5のAND演算の結果をr1に格納せよ．

(2) プログラム"$a = 11b + 3$"のアセンブリ言語を3行で作成せよ．変数a，bのレジスタはそれぞれr1，r2とする．割り当てのないレジスタは自由に使って良い．

(3) レジスタr10に定数-32をaddi命令により格納せよ．

(4) 論理演算とr1を用いて0を生成しr1へ格納せよ（1行で作成せよ！）．

(5) r5 = 0b10011101を0b11100111にシフトしr7へ格納

元の符号 ⇒ 0b11001110 ⇒ 0b11100111

(1) and r1, r2, r5

(2) mul i r3, r2, 11
addi r1, r3, 3

(3) addi r10, r0, -32

(4) xor r1, r1, r1

(5) sra r7, r5, 2

4. スタックを待避するレジスタをr3～r4，スタックポインタをr10(初期値はr10 = 0x23A4)として使用する．以下の図2に示すプログラムについて，以下の問に答えよ．

sw (1) r1,0(r10)		; レジスタ値を待避
sw (1) r2,4(r10)		; レジスタ値を待避
addi (2) r10, r10,8		; SPを更新
jal	0x4F1B	; サブルーチンの実行
	⋮	

r10 = r10+8

図2

(1)r1，r2の値が格納されるアドレスを16進数で答えよ．

r1：0X23A4，r2：0X23A8

(2) SPを更新後のr10の値を16進数で答えよ．

r10：0X23AC

(3) 4行目の命令実行後は指定したアドレスの命令を実行する．この命令実行後，PCに格納されるアドレスを16進数で答えよ．

PC = 0X4F1B

5. 図3にメモリの概要図を示す．デコーダはn本のアドレス線をアドレス0～2^{n-1}に変換する（$A_1A_0 = 00$～11がアドレス0～3にそれぞれ対応）．$\overline{WE}$は書き込み/読み込みの選択信号（アクティブで書き込み），$\overline{CE_i}$はチップ選択信号である．また，D_iはデータ線である．以下の各設問について，表4にA_0～A_3，$\overline{WE}$，D_0～D_3の各信号を0/1で示せ．

(1) チップ1のアドレス2の内容を読み込む

(2) "0101"をチップ2のアドレス3に書き込む



アドレス 2進数

4ッ7°0 モード

図3 4ッ7°1

4ッ7°2

$\overline{CE_1} = 1 \therefore CE_1 = 0$

表2

	A_1	A_0	$\overline{WE}$	D_3	D_2	D_1	D_0	$\overline{CE_2}$	$\overline{CE_1}$	$\overline{CE_0}$
(1)	1	0	1	0	0	1	0	1	0	1
(2)	1	1	0	0	1	0	1	0	1	1

$\overline{WE} = 1 \rightarrow$ 書 $\therefore WE = 0$

6. 表3に示すALUの回路図を図4に示せ．なお，ALUに入力$A \neq B$で1を出力するフラグ$Flag$を追加すること．また，桁上げ情報C_{out}も出力すること．

表3

S_1	S_0	F	演算
0	0	Y_0	AND
0	1	Y_1	OR
1	0	Y_2	A
1	1	Y_3	$A + \overline{B} + C_{in}$



図4

7. 命令デコーダを設計する．表4にALUの選択信号S_iと桁上げ信号C_{in}と演算の対応表を示す．
また表5には命令コードOP_iに対応する選択信号S_iと加減算切替信号Cと演算の対応表を示す．

(1) 表5の空欄に適切な値（0，1，ϕのいずれか）を埋め，表を完成させよ．

表4

S_2	S_1	S_0	C	F	演算
0	0	0	ϕ	Y_0	OR
0	0	1	ϕ	Y_1	AND
0	1	0	ϕ	Y_2	$\bar{A}$
0	1	1	0	Y_3	$A+B$
1	0	0	ϕ	Y_4	XOR
1	0	1	0	Y_5	$A+B+C_i$
1	1	0	1	Y_6	$A+\bar{B}+C_i$

表5

OP_2	OP_1	OP_0	S_2	S_1	S_0	C	演算
0	0	0	1	1	0	1	$A+\bar{B}+C_i$
0	0	1	0	0	0	ϕ	OR
0	1	0	0	1	1	0	$A+B$
0	1	1	1	0	1	0	$A+B+C_i$

(2) 表5から選択信号 S_i，桁上げ信号 C_{in} の式を示せ．簡単化できる場合は簡単化すること．

$S_2 =$ $\overline{OP_2}\cdot\overline{OP_1}\cdot\overline{OP_0} + \overline{OP_2}\cdot OP_1\cdot OP_0$

$S_1 =$ $\overline{OP_2} + \overline{OP_0}$

$S_0 =$ $\overline{OP_2}\cdot OP_1$

$C =$ $\overline{OP_1} + \overline{OP_2}$

(3) 命令デコーダの回路図を図5に示せ．



図5

付録

表a 語群

1	ALU	2	コンデンサ	3	トランジスタ	4	命令デコーダ
5	CPU	6	サブルーチン	7	並列処理	8	命令フェッチ
9	LIFO	10	ジャンプ	11	ニュートン	12	命令デコード
13	小容量	14	主記憶装置	15	引数	16	プッシュ
17	アドレス	18	スタック	19	フリップフロップ	20	メモリセル
21	演算実行	22	スタックポインタ	23	プログラム内蔵	24	戻り値
25	ポップ	26	大容量	27	補助記憶装置	28	読み出し
29	書き込み	30	単一メモリ	31	ムーア	32	リフレッシュ
33	結果の格納	34	逐次処理	35	メインルーチン	36	レジスタ

表b レジスター覧

レジスタ	意味
r0	ゼロレジスタ（定数0）
r1～r31	変数として自由に設定可能

表c アセンブリ言語の命令リスト

演算名	命令	意味
整数加算	add rd, rs, rt	rd = rs + rt
整数減算	sub rd, rs, rt	rd = rs − rt
整数乗算	mul rd, rs, rt	rd = rs×rt
即値整数加算	addi rt, rs, n	rt = rs + n，nは定数
即値整数減算	subi rt, rs, n	rt = rs − n，nは定数
即値整数乗算	muli rt, rs, n	rt = rs×n
AND	and rd, rs, rt	rd = rs&rt
OR	or rd, rs, rt	rd = rs|rt
XOR（EX-OR）	xor rd, rs, rt	rd = rs ⊕ rt
算術左シフト	sla rd, rs, n	nビット左シフト，空いた下位ビットは0
算術右シフト	sra rd, rs, n	nビット右シフト，空いた上位ビットは元の符号
論理右シフト	srl rd, rs, n	nビット右シフト，空いた上位ビットは0
無条件ジャンプ	jal address	r31 ← pc + 4; pc ← address

2023年度 コンピュータアーキテクチャI 後期中間試験 解答

学籍番号：＿＿＿＿＿＿＿＿ 氏名：＿＿＿＿＿＿＿＿＿＿ 点数：＿＿＿＿＿＿

1. 以下の空欄に当てはまる単語や数値を付録の表aから番号を選び，表1の回答欄に答えよ．
   - ノイマン型コンピュータの特徴は（1）方式，（2）方式，（3）方式である．
   - 半導体集積回路の集積率は1年半～2年で2倍になると予想されている．この法則を(4)の法則という．
   - メモリ上のあるデータにアクセスするための番号を（5）と呼び，1ビットの記憶を行うものを（6）と呼ぶ．
   - DRAMは（7）と（8）で構成される．SRAMと比較するしたとき，容量は（9）であるが，（10）を必要とする．
   - 命令サイクルは基本的に（11），（12），（13），（14）の順で行う
   - プログラムのある部分を切り出したもの（15）という．基本は呼び出しの時に（16）を持って（15）の場所へ（17）し，戻るときは（18）を持って元の場所へ（17）する．
   - サブルーチン呼び出しの際，レジスタの値を待避するために利用するデータ構造を（19）と呼び，その一番上のアドレスを（20）と呼ぶ．

表1

(1)	34	(2)	23	(3)	30	(4)	31	(5)	17
(6)	20	(7)	2	(8)	3	(9)	26	(10)	32
(11)	8	(12)	12	(13)	21	(14)	33	(15)	6
(16)	15	(17)	10	(18)	24	(19)	18	(20)	22

※ (1)～(3)，(7)～(8)は順不同

2. 図1に示すR形の命令について，命令セット数を128，レジスタ数を32として，命令の各フィールドのビット数を求めたとき，op，rs，auxのビット数を答えよ．

R形	op	rs	rt	rd	aux

図1

op：＿7＿＿＿＿＿＿，rs：＿5＿＿＿＿＿＿，aux：＿10＿＿＿＿＿＿

3. 以下の各問についてアセンブリ言語を以下の回答欄に作成せよ．なお，今回使用できるレジスタや命令リストは付録表b，cに示す．

(1) レジスタr2，r5のAND演算の結果をr1に格納せよ．

(2) プログラム"$a = 11b + 3$"のアセンブリ言語を3行で作成せよ．変数a，bのレジスタはそれぞれr1，r2とする．割り当てのないレジスタは自由に使って良い．

(3) レジスタr10に定数-32をaddi命令により格納せよ．

(4) 論理演算とr1を用いて0を生成しr1へ格納せよ．

(5) r5 = 0b10011101を0b11100111にシフトしr7へ格納

(1)	and r1, r2, r5
(2)	muli r3, r2,11
	addi r1, r3,3
(3)	addi r10, r0, −32
(4)	xor r1, r1, r1
(5)	sra r7, r5,2

4. スタックを待避するレジスタをr3～r4，スタックポインタをr10(初期値はr10 = 0x23A4)として使用する．以下の図2に示すプログラムについて，以下の問に答えよ．

sw	r1,0(r10)	; レジスタ値を待避
sw	r2,4(r10)	; レジスタ値を待避
addi	r10, r10,8	; SPを更新
jal	0x4F1B	; サブルーチンの実行
	⋮	

図2

(1)r1，r2の値が格納されるアドレスを16進数で答えよ．

r1：0x23A4，r2：0x23A8

(2) SPを更新後のr10の値を16進数で答えよ．

r10：0x23AC

(3) 4行目の命令では，指定したアドレスの命令を実行する．この命令実行後，PCに格納されるアドレスを16進数で答えよ．

PC = 0x4F1B

5. 図3にメモリの概要図を示す．デコーダはn本のアドレス線をアドレス0～2^{n-1}に変換する（$A_1A_0 = 00$～11がアドレス0～3にそれぞれ対応）．$\overline{WE}$は書き込み/読み込みの選択信号（アクティブで書き込み），$\overline{CE_i}$はチップ選択信号である．また，D_iはデータ線である．以下の各設問について，表4にA_0～A_3，$\overline{WE}$，D_0～D_3の各信号を0/1で示せ．

(1) チップ1のアドレス2の内容を読み込む

(2) ”0101”をチップ2のアドレス3に書き込む



図3

表2

	A_1	A_0	$\overline{WE}$	D_3	D_2	D_1	D_0	$\overline{CE_2}$	$\overline{CE_1}$	$\overline{CE_0}$
(1)	1	0	1	0	0	1	0	1	0	1
(2)	1	1	0	0	1	0	1	0	1	1

6. 表3に示すALUの回路図を図4に示せ．なお，ALUに入力$A \neq B$で1を出力するフラグ$Flag$を追加すること．また，桁上げ情報C_{out}も出力すること．

表3

S_1	S_0	F	演算
0	0	Y_0	AND
0	1	Y_1	OR
1	0	Y_2	A
1	1	Y_3	$A + \overline{B} + C_{in}$



図4

7. 命令デコーダを設計する．表4にALUの選択信号S_iと桁上げ信号C_{in}と演算の対応表を示す．
また表5には命令コードOP_iに対応する選択信号S_iと加減算切替信号Cと演算の対応表を示す．

(1) 表5の空欄に適切な値（0，1，ϕのいずれか）を埋め，表を完成させよ．

表4

S_2	S_1	S_0	C	F	演算
0	0	0	ϕ	Y_0	OR
0	0	1	ϕ	Y_1	AND
0	1	0	ϕ	Y_2	$\bar{A}$
0	1	1	0	Y_3	$A+B$
1	0	0	ϕ	Y_4	XOR
1	0	1	0	Y_5	$A+B+C_i$
1	1	0	1	Y_6	$A+\bar{B}+C_i$

表5

OP_2	OP_1	OP_0	S_2	S_1	S_0	C	演算
0	0	0	1	1	0	1	$A+\bar{B}+C_i$
0	0	1	0	0	0	ϕ	OR
0	1	0	0	1	1	0	$A+B$
0	1	1	1	0	1	0	$A+B+C_i$

(2) 表5から選択信号 S_i，桁上げ信号 C_{in} の式を示せ．簡単化できる場合は簡単化すること．

$S_2 =$ $\overline{OP_2}\cdot\overline{OP_1}\cdot\overline{OP_0}+\overline{OP_2}\cdot OP_1\cdot OP_0$

$S_1 =$ $\overline{OP_2}\cdot\overline{OP_0}$

$S_0 =$ $\overline{OP_2}\cdot OP_1$

$C =$ $\overline{OP_2}\cdot\overline{OP_1}$

(3) 命令デコーダの回路図を図5に示せ．



図5